



ΠΟΛΥΤΕΧΝΕΙΟ ΚΡΗΤΗΣ
ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΩΝ & ΥΛΙΚΟΥ
ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ:
Οργάνωση Υπολογιστών
HPY 302
<http://www.mhl.tuc.gr>
ΕΑΡΙΝΟ ΕΞΑΜΗΝΟ 2024

Αναφορά Εργαστηριακής Άσκησης 3

Αριθμός Ομάδας: 36

Ονοματεπώνυμο 1: Νικόλαος Μαλαμάς (2020030180)

Ονοματεπώνυμο 2: Χριστόφορος Οικονόμου (2020030117)

Σκοπός της άσκησης


Η άσκηση αποσκοπούσε στην μετατροπή του επεξεργαστή πολλών κύκλων που υλοποιήθηκε στη φάση 2 του πρότζεκτ σε Pipeline επεξεργαστή, με ικανότητα αντιμετώπισης Data Hazards χρήσει Forwarding και Stalling.

Περιγραφή της Σχεδίασης

Η σχεδίαση του συνολικού συστήματος κρίνεται ως αρκετά περίπλοκη, με τις αλλαγές/προσθήκες που ολοκληρώθηκαν, να αφορούν το Datapath, και λιγότερο το Controlpath.

Πιο συγκεκριμένα, για την μονάδα ελέγχου επιλέχθηκε η υλοποίηση της φάσης 1 του Project, καθώς παρέχει τα κοντρόλ σήματα άμεσα στην έξοδο της, και όχι σύμφωνα με τις θετικές ακμές του ρολογιού (ασύγχρονο κύκλωμα). Το παραπάνω είναι επιθυμητό, διότι τη λειτουργικότητα παροχής των κοντρόλ σημάτων ανάλογα με τη φάση εκτέλεσης της εντολής, αναλαμβάνει η πρώτη σειρά καταχωρητών που φαίνεται στο σχήμα, στους οποίους θα γίνεται αναφορά ως Control Registers. Οι καταχωρητές αυτοί μεταβιβάζουν τα σήματα στον επόμενο τους, δίνοντας την αίσθηση ότι «πετάμε» τα κοντρόλ σήματα που «καταναλώθηκαν» για τα διαφορετικά στάδια μιας εντολής (π.χ μετά το EXECUTE, τα σήματα ALU_Bin_sel και ALU_func παύουν να είναι χρήσιμα και επομένως δεν τα μεταβιβάζουμε στον Control Register του DATA MEMORY). Προφανώς, ο κύκλος των κοντρόλ σημάτων μιας εντολής τελειώνει με την άφιξη των Write Back σημάτων στο RF.

Αναφορικά με το Datapath καθ' εαυτό, προστέθηκαν οι δύο μονάδες διαχείρισης των Κινδύνων Δεδομένων (Data Hazards), που στο σχήμα παρουσιάζονται ως Forwarding Unit και Hazard Detection Unit. Με γνώμονα την επίτευξη των συγκρίσεων που πρέπει να λάβουν χώρα σε κάθε μία από τις παραπάνω μονάδες, η τρίτη σειρά καταχωρητών είναι υπεύθυνη για τη διατήρηση των διευθύνσεων των καταχωρητών που συμμετέχουν στην εκάστοτε εντολή ($\langle Rt \rangle$, $\langle Rs \rangle$ και $\langle Rd \rangle$, συνολικά 15 bits). Κατά αυτόν τον τρόπο, η πληροφορία περί του ποιος καταχωρητής συμμετέχει σε ποιο στάδιο/μονάδα του Pipeline διαχέεται σε όλο το κύκλωμα και είναι ανά πάσα ώρα διαθέσιμη, επιτρέποντας την αναγνώριση πιθανών Data Hazards και την γνώση του σε ποιόν καταχωρητή του RF πρέπει να γίνει το WB στο τέλος κάθε εντολής.



Block Diagram του κυκλώματος

(για λόγους ευκρίνειας, έχουν σημειωθεί τα σημαντικότερα σήματα, ενώ η αντιστοίχιση των CLK και RST δεν έχει γίνει προς τα αντίστοιχα στοιχεία)

Αναφορά αποτελεσμάτων – Επιβεβαίωση λειτουργίας

Αφού φορτωθεί το .coe αρχείο αρχικοποίησης της μνήμης εντολών, θεωρητικά αρχίζει να εκτελείται το παρακάτω MIPS Assembly πρόγραμμα:

```

Showcase Assembly Program

1 # Forwarding test section
2
3 li $1,4
4 li $2,8
5 add $3,$1,$2
6 add $4,$3,$2
7 add $5,$3,$3
8 add $6,$3,$1
9 add $7,$3,$1
10 sw $3, 0($0)
11
12 #####
13
14 # Stall test section
15
16 lw $2,0($0)
17 add $15,$2,$5
18 add $16,$2,$6

```

Μετά από λίγη μελέτη των εντολών του προγράμματος, καθώς και των καταχωρητών που συμμετέχουν σε αυτές, το σύστημα θα πρέπει να έχει αποθηκεύσει τις εξής πληροφορίες:

- $\$1 = 4_{10} = 0000\ 0000\ 0000\ 0100\ 0000\ 0000\ 0000\ 0100_2$

- $\$2 = 8_{10} = 0000\ 0000\ 0000\ 0100\ 0000\ 0000\ 0000\ 1000_2$
 $\rightarrow 12_{10} = 0000\ 0000\ 0000\ 0100\ 0000\ 0000\ 0000\ 1100_2$
- $\$3 = 12_{10} = 0000\ 0000\ 0000\ 0100\ 0000\ 0000\ 0000\ 1100_2$
- $\$4 = 20_{10} = 0000\ 0000\ 0000\ 0100\ 0000\ 0000\ 0001\ 0100_2$
- $\$5 = 24_{10} = 0000\ 0000\ 0000\ 0100\ 0000\ 0000\ 0001\ 1000_2$
- $\$6 = 16_{10} = 0000\ 0000\ 0000\ 0100\ 0000\ 0000\ 0001\ 0000_2$
- $\$7 = 16_{10} = 0000\ 0000\ 0000\ 0100\ 0000\ 0000\ 0001\ 0000_2$
- $\text{MEM}[0] = 12_{10} = 0000\ 0000\ 0000\ 0100\ 0000\ 0000\ 0000\ 1100_2$
- $\$15 = 36_{10} = 0000\ 0000\ 0000\ 0100\ 0000\ 0000\ 0010\ 0100_2$
- $\$16 = 28_{10} = 0000\ 0000\ 0000\ 0100\ 0000\ 0000\ 0001\ 1100_2$

Πράγματι, ελέγχοντας τις τελικές τιμές των καταχωρητών και της μνήμης δεδομένων, μετά το πέρας του Simulation, οι προαναφερθείσες τιμές επιβεβαιώνονται.

Συμπεράσματα

Με την ολοκλήρωση της άσκησης, ο φοιτητής εργάστηκε πάνω στο ρεαλιστικό μοντέλο ενός Pipeline επεξεργαστή, και στην αντιμετώπιση Κινδύνων Δεδομένων που μπορεί να προκύψουν κατά την υλοποίησή του, αξιοποιώντας όσα διδάχθηκε στη θεωρία του μαθήματος, αλλά και απαραίτητων προαπαιτούμενών του, εφαρμόζοντας παράλληλα, καλές πρακτικές σχεδίασης υλικού.

Συνολικός χρόνος ενασχόλησης με την άσκηση:

Θεωρητική προετοιμασία 5 ώ +

Γράψιμο κώδικα, τρέξιμο Simulation, debugging 37 ώ +

Σύνταξη αναφοράς 5 ώ

= **47 ώ**